TSMC, 삼성, Intel의 EUV 전략을 비교하면

1. TSMC: EUV를 가장 안정적으로 굴리는 쪽

TSMC는 2024년 연차보고서에서 2nm 생산성을 높이기 위한 EUV scanner 개선, mask pellicle과 blanks, High-NA EUV 통합을 언급했습니다.

이 표현은 TSMC가 EUV를 단순 도입 기술이 아니라 양산성, 수율, 공정 제어를 위해 다듬는 도구로 본다는 뜻입니다.

TSMC의 강점은 대규모 고객 생태계와 양산 안정성이고, 약점은 선단 공정 투자비가 계속 커진다는 점입니다.

2. Samsung: 메모리와 파운드리를 함께 묶는 방식

삼성은 EUV를 DRAM과 파운드리 양쪽에 사용합니다.

DRAM 쪽에서는 EUV advanced processing을 공개적으로 내세우고 있고, HBM4와 HBM4E는 1c DRAM 기반으로 설명됩니다.

파운드리 쪽에서는 7nm 이하 EUV 기반 생산 경험을 바탕으로 선단 공정을 유지합니다.

이 구조는 포트폴리오가 넓다는 장점이 있지만, 사업부 간 우선순위와 투자 밸런스를 맞춰야 한다는 부담도 있습니다.

3. Intel: High-NA를 포함한 기술 점프 전략

Intel은 18A와 14A에서 0.33NA EUV와 0.55NA EUV를 함께 사용하겠다고 밝혔고, High-NA를 제조 로드맵에 직접 연결했습니다.

이는 선단 기술에서 다시 차별화를 만들겠다는 의도로 읽을 수 있습니다.

다만 이 전략은 기술적 야심이 큰 만큼, 램프 속도와 수율 관리가 성패를 가르는 고위험 고보상 접근입니다.

4. 세 회사의 공통점과 차이

공통점은 모두 EUV를 더 미세한 패턴 전사와 공정 단순화의 수단으로 본다는 점입니다.

차이점은 TSMC가 가장 보수적으로 양산성을 최적화하고, 삼성은 메모리와 파운드리를 함께 운영하며, Intel은 High-NA까지 앞당겨 쓰는 쪽이라는 점입니다.

내 평가는 TSMC가 현재 실행력에서 가장 강하고, Intel이 기술 선도 의지가 가장 강하며, Samsung은 범위가 가장 넓은 대신 실행 복잡도도 가장 높다는 쪽입니다.