6-inch mask와 12-inch mask는 무엇이 다른가

1. 먼저 용어부터 정리

여기서 말하는 6-inch mask는 현재 반도체 리소그래피 생태계에서 표준처럼 쓰이는 6-inch square reticle, 즉 대략 6x6-inch 포토마스크를 뜻합니다.

최근 발표에서 나오는 12-inch mask는 원형 웨이퍼 같은 12-inch가 아니라, High-NA EUV에서 논의되는 larger-format photomask입니다. 업계 글에서는 보통 6x12-inch mask라고 부르는 경우가 많습니다.

따라서 핵심 차이는 '마스크가 그냥 더 커졌다'가 아니라, 기존 6x6-inch 정사각형 포맷에서 한 방향을 늘려 High-NA의 half-field 한계를 완화하려는 시도라고 보는 게 정확합니다.

• 현재 표준: 6x6-inch photomask, 기존 EUV/NXE와 High-NA 초기 양산에서 계속 사용
• 전환 후보: 6x12-inch large-format mask, High-NA의 큰 die 노광과 stitching 제약 완화를 목표
• 공식 표현: ASML은 current 6-inch masks로 먼저 High-NA 생산을 시작하고, 이후 12-inch masks가 생산성과 비용 구조를 개선한다고 설명

2. 왜 High-NA에서 문제가 커졌나

ASML의 High-NA EUV, 즉 EXE 플랫폼은 0.33NA였던 NXE보다 높은 0.55NA를 사용합니다. NA를 높이면 더 작은 critical dimension을 찍을 수 있지만, 광학계 설계 부담도 같이 커집니다.

ASML은 큰 mirror와 reticle 입사각 문제를 해결하기 위해 anamorphic optics를 선택했습니다. 이 방식은 패턴을 한 방향으로는 4x, 다른 방향으로는 8x 축소합니다.

이 설계의 장점은 기존 크기의 reticle을 계속 쓸 수 있다는 점입니다. 반대로 대가는 exposure field가 NXE 대비 절반으로 줄어든다는 점입니다. ASML도 EXE의 exposure field가 NXE predecessor 대비 half size가 된다고 설명합니다.

3. 6-inch mask로도 High-NA는 가능하다

중요한 점은 6-inch mask가 High-NA에서 바로 폐기되는 것이 아니라는 점입니다. ASML과 TSMC 발표는 High-NA EUV가 current 6-inch masks를 사용해 production에 들어갈 것이라고 분명히 말합니다.

Intel과 ASML 발표도 같은 방향입니다. Intel은 현재 mask format에서도 floor-planning을 6-inch mask 안에 맞추거나, stitching과 PDK solution을 활용하면 High-NA의 이점을 실현할 수 있다고 설명했습니다.

즉 6-inch mask는 초기 High-NA 양산의 현실적인 출발점입니다. 이미 존재하는 mask blank, writer, inspection, repair, pellicle, carrier, scanner interface를 그대로 활용할 수 있기 때문입니다.

• 장점: 기존 supply chain과 fab automation을 재사용할 수 있음
• 장점: mask 제작, 검사, repair, pellicle, 보관/운반 인프라가 성숙함
• 약점: High-NA의 half-field 때문에 큰 die에서는 floor-planning 제약 또는 stitching 부담이 커짐
• 약점: stitching이 들어가면 overlay, yield, design rule, throughput 리스크가 같이 생김

4. stitching은 단순한 이어붙이기가 아니다

큰 die를 half-field 안에 넣지 못하면 한 번의 노광으로 전체 die를 찍기 어렵습니다. 이때 여러 exposure를 경계에서 맞춰 하나의 die처럼 만드는 접근이 stitching입니다.

문제는 stitching이 그래픽 편집의 이어붙이기처럼 단순하지 않다는 점입니다. 웨이퍼 위에서는 overlay error, field distortion, edge placement error, focus variation, resist stochastic defect 같은 변수가 동시에 얽힙니다.

그래서 stitching은 설계 단계부터 고려되어야 합니다. Intel이 PDK solution을 언급한 이유도 여기에 있습니다. 어느 layer에서 stitch line을 허용할지, 어떤 block boundary에서 risk를 낮출지, 어떤 product floorplan이 High-NA half-field에 맞는지까지 설계 생태계가 같이 움직여야 합니다.

5. 12-inch mask가 노리는 지점

12-inch mask의 핵심 가치는 High-NA의 해상도를 더 높이는 데 있지 않습니다. 해상도는 주로 wavelength, NA, process factor, resist와 optical/process control이 좌우합니다.

12-inch mask가 노리는 것은 field와 생산성입니다. ASML과 TSMC는 larger-format photomask 전환이 fab productivity를 높이고 chipmaking cost를 낮추며 stitching constraints를 제거하는 방향이라고 설명했습니다.

SPIE 오픈액세스 논문도 6x12-inch large-size mask를 현재 6x6-inch mask의 두 배 크기로 설명하면서, current EUV lithography의 throughput 개선과 High-NA EUV large die device에서의 stitching 이슈 완화를 기대효과로 제시합니다.

• 6-inch mask: 기존 생태계와 호환되지만 High-NA half-field 제약을 설계와 stitching으로 흡수해야 함
• 12-inch mask: 더 큰 mask format으로 stitching constraint를 줄이고 scanner productivity 개선을 기대
• 차이의 본질: 해상도 경쟁이 아니라 High-NA를 양산 경제성 있게 쓰기 위한 field, throughput, cost 경쟁

6. 왜 당장 12-inch로 못 가나

포토마스크 크기가 바뀌면 마스크 한 장만 바꾸면 끝나는 것이 아닙니다. mask blank 제조, absorber stack, e-beam writer stage, multi-beam mask writer 처리량, inspection tool field, defect review, repair, pellicle 장착, carrier, stocker, fab robot, scanner reticle stage까지 모두 영향을 받습니다.

ASML의 공식 일정이 2031년 12-inch mask pilot line, 2033년 advanced node production readiness로 잡힌 것도 이 때문입니다. 이미 High-NA scanner가 존재해도, larger mask ecosystem은 별도의 산업 전환입니다.

내가 보기엔 12-inch mask의 난도는 scanner 난도보다 덜 보이지만, 실제 adoption은 더 많은 회사의 동시 투자를 요구합니다. scanner는 ASML 중심으로 움직이지만 mask ecosystem은 blank supplier, mask shop, inspection vendor, EDA, fab automation까지 동시에 맞아야 합니다.

7. 삼성, TSMC, Intel의 관점 차이

TSMC는 2030년 advanced node high-volume manufacturing에서 High-NA 사용 계획을 공식화했고, ASML과 12-inch photomask initiative를 발표했습니다. TSMC 입장에서는 AI application으로 transistor architecture와 layer complexity가 커질수록 High-NA layer 수가 늘어날 가능성이 중요합니다.

삼성은 ASML과의 협력 확대를 통해 12-inch photomask initiative 참여를 밝혔고, 2028년 future DRAM HVM에 High-NA EUV를 도입하겠다고 했습니다. 삼성의 포인트는 memory scaling과 foundry 양쪽 요구조건을 12-inch mask 전환 논의에 반영할 수 있다는 점입니다.

Intel은 조금 다릅니다. Intel은 이미 High-NA를 6-inch mask 기반에서 floor-planning과 stitching으로 쓰는 쪽의 실전 경험을 강조하면서, 동시에 6x12-inch mask evolution도 오래 지원해 왔다고 말합니다. 즉 현재는 6-inch로 value를 만들고, 미래는 6x12로 확장하겠다는 양면 전략입니다.

8. 공부하면서 정리한 판단

6-inch mask와 12-inch mask의 차이는 크기 차이로 시작하지만, 실제 의미는 High-NA adoption model의 차이입니다.

6-inch mask 기반 High-NA는 기존 인프라를 최대한 활용해 빠르게 양산에 들어가는 모델입니다. 대신 큰 die나 복잡한 floorplan에서는 설계와 stitching으로 제약을 해결해야 합니다.

12-inch mask 기반 High-NA는 그 제약을 mask format 자체에서 줄이려는 모델입니다. 대신 산업 전반의 장비, 소재, 검사, EDA, automation이 다 바뀌어야 하므로 시간이 오래 걸립니다.

그래서 나는 12-inch mask를 'High-NA의 다음 세대 옵션'이라기보다 'High-NA가 정말 넓게 퍼지기 위한 인프라 표준화'로 보는 게 맞다고 생각합니다.

9. 결론

정리하면, High-NA EUV는 6-inch mask로 먼저 간다. 이것이 현실입니다. Intel이 이미 이 길을 걷고 있고, ASML도 current 6-inch masks 기반 production을 전제로 말합니다.

하지만 High-NA layer가 늘고, AI accelerator처럼 die가 커지고, stitching 부담이 제품 경쟁력에 영향을 주기 시작하면 12-inch, 특히 6x12-inch large-format mask의 필요성이 커집니다.

12-inch mask 전환은 단순한 마스크 크기 변경이 아니라 High-NA의 경제성을 좌우할 생태계 전환입니다. 그래서 ASML, TSMC, Samsung, Intel의 최근 발표를 장비 뉴스가 아니라 mask infrastructure 뉴스로 읽어야 합니다.