핵심 요약
- High-NA의 half-field 구조는 큰 die에서 stitching 또는 field split을 유발합니다.
- SPIE에서는 6x12" mask format이 High-NA의 productivity를 끌어올리고 die-stitching을 피하는 해법으로 언급됩니다.
- 다만 mask writer, inspection, pellicle, ecosystem 전체가 같이 바뀌어야 합니다.
- 내가 보기엔 recent 흐름은 larger mask 논의와 stitching-aware layout 논의가 동시에 진행되는 쪽입니다.
1. 왜 6x12 마스크 이야기가 다시 나오나
ASML이 설명하듯 High-NA는 0.55NA와 anamorphic 4x/8x 구조를 쓰고, 그 대가로 exposure field가 half-field가 됩니다.
이 구조는 해상도에는 유리하지만, die가 커질수록 stitching 또는 field split을 피하기 어렵게 만듭니다.
그래서 업계는 공정을 쪼개는 쪽과, 아예 mask form factor를 키우는 쪽을 동시에 검토하게 됩니다.
2. 6x12 마스크가 매력적인 이유
SPIE 자료에서는 6x12" mask format이 High-NA 플랫폼의 productivity를 끌어올리고 die-stitching 문제를 줄이는 해법으로 언급됩니다.
논리적으로 보면 더 큰 마스크는 한 번에 담을 수 있는 패턴 면적이 늘어나므로, stitching 경계가 들어갈 확률을 낮출 수 있습니다.
내 해석으로는 이 흐름이 'High-NA에서 한 장으로 더 많이 찍고 싶다'는 실무적인 욕구를 그대로 반영합니다.
3. 하지만 마스크만 키운다고 끝나지 않는다
마스크를 키우면 writer, inspection, pellicle, handling, cost model이 함께 바뀌어야 합니다.
즉 6x12"는 단순한 치수 확대가 아니라, mask ecosystem 전체의 재설계를 요구하는 제안에 가깝습니다.
그래서 업계는 larger mask와 curvilinear, stitching-aware P&R을 같이 놓고 비교하는 것으로 보입니다.
4. 최근 흐름은 어떻게 움직이나
2024년에는 'stitching options'처럼 가능한 선택지를 넓히는 연구가 보입니다.
2025년에는 'stitching-induced performance and yield losses'를 줄이는 구현 방법이 논의됩니다.
2026년에는 at-resolution stitching을 회피하는 논문이 나와, 문제의 초점이 점점 더 실무 쪽으로 내려오고 있습니다.
즉, 지금은 larger mask와 process-friendly layout이 경쟁한다기보다 병행되는 시기라고 보는 편이 맞습니다.
5. 내가 보는 결론
6x12" 마스크는 High-NA의 가장 직관적인 해법처럼 보이지만, 실제로는 ecosystem 전체가 감당 가능한지부터 봐야 합니다.
Intel의 curvilinear/SRAF/ILT 방향과 6x12" mask 논의는 서로 반대가 아니라, 결국 같은 문제를 다른 층위에서 풀려는 시도로 읽힙니다.
정리하면, High-NA의 답은 하나가 아니라 '더 큰 마스크'와 '더 똑똑한 패터닝'이 같이 가는 방향일 가능성이 큽니다.
출처
- ASML - 5 things you should know about High NA EUV lithographyHigh-NA의 4x/8x anamorphic optics와 half-field 설명
- SPIE - Exposure tool and ecosystem status for 0.55NA EUV lithography6x12" mask format과 die-stitching 회피 언급
- SPIE - PC13687: A 6x12" mask improves throughput and eliminates the high-NA field stitching problem6x12" mask가 throughput과 stitching 문제를 함께 다룬다는 요지
- SPIE - Design and process-friendly High-NA EUV stitching optionsstitching을 전제로 한 설계/공정 옵션
- SPIE - Mitigating stitching-induced performance and yield losses in high-NA EUV lithographystitching-induced loss를 줄이는 P&R 접근
- JMM - Avoiding at-resolution stitching for logic and DRAM applications in high-NA EUV lithography2026년 logic/DRAM 대상 at-resolution stitching 회피
