핵심 요약

  • Intel은 2024년 오리건 R&D Fab에 업계 최초 상용 High-NA EUV 시스템 통합을 완료했습니다.
  • 2026년 9월 Intel과 ASML은 High-NA로 처리한 300mm 웨이퍼가 100만 장을 넘었다고 발표했습니다.
  • 이 수치에는 장비 인증·테스트, R&D, Panther Lake 일부 레이어 양산이 모두 포함되므로 완제품 웨이퍼 100만 장이라는 뜻은 아닙니다.
  • Intel의 차별점은 현재 6-inch 마스크와 stitching을 활용하면서 장기적으로 6x12-inch 마스크까지 함께 준비하는 이중 전략입니다.

1. Intel의 EUV 여정은 Intel 4에서 시작됐다

Intel 4는 Intel이 EUV를 처음 고용량 생산 제품에 적용한 공정입니다. Intel은 이 공정이 기존 Intel 7 대비 밀도 확장과 성능·전력 효율 개선을 제공하며, Core Ultra 계열 제품에 사용됐다고 공시했습니다.

이 단계에서 EUV의 의미는 High-NA가 아니었습니다. 기존 0.33NA EUV를 실제 공정에 통합해 레이어별 노광, 레지스트, 식각, 검사, 수율의 기준선을 만든 단계였습니다.

이 기준선이 있었기 때문에 Intel은 이후 Intel 18A와 High-NA를 단순 장비 평가가 아니라 제품 공정의 연속선에서 검토할 수 있었습니다.

2. 2026년 100만 웨이퍼의 정확한 의미

Intel과 ASML은 2026년 9월 High-NA EUV로 처리한 300mm 웨이퍼가 100만 장을 넘었다고 발표했습니다. Intel은 2024년 오리건 R&D Fab에 첫 상용 High-NA 시스템을 통합했고, 이후 장비 인증과 테스트, 연구개발, 실제 제품 레이어 생산을 함께 진행했습니다.

중요한 단서는 100만 장의 구성입니다. 공식 발표는 이 수치에 early tool certification and testing, R&D, 그리고 Core Ultra Series 3, 코드명 Panther Lake의 일부 레이어 양산이 포함된다고 설명합니다.

따라서 이를 'Panther Lake 완제품 100만 장 양산'이라고 표현하면 잘못입니다. 더 정확한 표현은 High-NA 노광 시스템을 실제 생산·개발 환경에서 100만 장 이상의 300mm 웨이퍼에 사용했다는 것입니다.

3. Intel 18A와 Panther Lake에서의 역할

ASML은 Intel Foundry가 Intel 18A의 일부 레이어에서 High-NA를 사용하고 있으며, 해당 레이어가 기존 NXE, 즉 0.33NA EUV와 비교해 성능이 동등하거나 더 좋다고 설명했습니다.

여기서 '일부 레이어'라는 표현이 핵심입니다. 노드 전체를 High-NA로 바꾼다는 뜻이 아니라, 해상도와 공정 단순화 효과가 큰 특정 레이어부터 선택적으로 적용하고 있다는 뜻입니다.

이 선택적 적용은 High-NA 초기 양산에서 합리적인 접근입니다. 장비 비용과 마스크·펠리클 비용을 통제하면서, 실제 제품에서 overlay와 defect, availability 데이터를 얻을 수 있기 때문입니다.

4. 6-inch 마스크와 6x12-inch 마스크를 함께 보는 이유

Intel은 현재의 6-inch 마스크 포맷에서도 floor-planning, stitching, PDK 해법으로 High-NA 이점을 얻을 수 있다고 설명합니다. 즉 마스크 생태계가 완전히 바뀌기를 기다리지 않고 지금 가능한 설계·공정 조합부터 양산에 투입하는 전략입니다.

동시에 Intel은 장기적으로 6x12-inch 대형 마스크 포맷의 진화를 지원해 왔다고 밝혔습니다. 대형 포맷은 High-NA의 half-field와 큰 다이의 stitching 부담을 줄일 가능성이 있지만, 마스크 제작·검사·운반 생태계 전체가 준비돼야 합니다.

이 두 전략은 서로 모순되지 않습니다. 6-inch는 현재의 호환성과 빠른 학습을 위한 포맷이고, 6x12-inch는 장기적인 생산성·원가 개선을 위한 방향입니다.

5. Intel이 아직 증명해야 하는 것

Intel이 High-NA 학습량에서 앞서 있다는 점과, Intel Foundry가 상업적으로 성공했다는 점은 다른 주장입니다. 고객이 실제로 중요하게 보는 것은 wafer 처리 횟수보다 수율, 원가, 납기, 공정 재현성, 설계 생태계입니다.

특히 High-NA에서는 장비 가동률과 overlay 안정성, 마스크 결함 검사, 펠리클 투과율, resist stochastic defect가 생산성에 직접 연결됩니다. 100만 웨이퍼 기록은 이 문제들을 많이 다뤘다는 신호이지, 모든 문제가 해결됐다는 증명은 아닙니다.

그럼에도 Intel의 위치는 분명합니다. High-NA를 연구실 데모에 머물게 하지 않고 Intel 18A 제품의 일부 레이어와 연결해, 다음 공정 세대의 제조 데이터를 먼저 쌓는 쪽에 서 있습니다.

6. 결론

Intel의 최신 EUV 전략은 기존 EUV로 생산 기반을 만들고, High-NA를 선택적 양산 레이어에 투입하며, 6x12-inch 마스크로 장기 생산성까지 준비하는 3단 구조입니다.

100만 웨이퍼라는 숫자는 과장해서는 안 되지만, High-NA 시스템을 실제 제조 의사결정 안으로 끌어들였다는 점에서 중요한 지표입니다.

앞으로 봐야 할 지표는 더 큰 누적 웨이퍼 숫자보다 Panther Lake 이후 제품에서 High-NA 레이어의 수율, 가동률, 마스크 비용, 고객 채택이 어떻게 공개되는지입니다.

출처

목록으로 돌아가기EUV 기초로 이동